#시스톨릭배열
-
AI주와 같이 오른 에너지주를 보다가 시스톨릭 배열까지 왔다
주식 창에서 시작된 궁금증이 행렬곱, 폰 노이만 병목, 시스톨릭 배열 실험으로 이어진 과정을 정리했다.
-
이동은 25% 줄였는데 313배 느려졌다: 시스톨릭 배열 실험의 역설
데이터 재사용 효과는 이론대로 관측됐다. 그런데 처리 시간은 295~326배 느렸다. 이동 한 번의 비용을 계산해 보니 이유가 나왔다.
-
서로 다른 두 구조의 시간을 같은 자로 재는 법
대조군은 보드 한 대, 실험군은 보드 네 대. 처리 시간의 측정 구간을 똑같이 맞추려고 한 일들을 정리했다.
-
순서를 보장하려고 넣은 4,000µs 대기가 시간의 절반이 됐다
실제 시스톨릭 배열은 데이터를 한 클럭씩 어긋나게 넣는다. 그걸 구현하기 어려워 고정 대기로 바꿨고, 그 대가가 임계 경로의 49.5%였다.
-
아두이노 다섯 대로 2×2 시스톨릭 배열 만들기
PE 네 대와 대조군 한 대. 보드 사이를 어떤 핀으로 어떻게 잇고, 시작 시각을 어떻게 맞췄는지 정리했다.
-
아두이노로 폰 노이만 병목을 재현할 수 있을까
ATmega328P는 하버드 구조다. 칩 수준에서 폰 노이만 병목을 재현할 수 없어서, 전역 변수 하나로 공유 버스를 흉내 냈다.